薄膜

薄膜技術旨在開發(fā)和應用0.18微米以下，ulsi工藝所需的成膜沈積技術包括金屬導線技術、介電層技術和平坦技術。在金屬導線技術方面，主要研發(fā)銅導線沈積技術。根據半導體工藝的發(fā)展趨勢，將開發(fā)高電漿密度物理金屬沈積技術、電化學沈積技術和化學氣相沈積技術。在介電層技術方面，主要分為先進的介電值沈積技術和低介電常數膜成膜技術。先進的介電質沈積技術是開發(fā)高密度電漿化學氣相沈積，介電質抗反射層氟摻雜玻璃蝕刻屏障層0.18微米介電層沈積技術；低介電常數膜主要用于高速組件傳輸延遲、功耗和干擾。本計劃將研究該新材料的成膜應用。平面技術主要開發(fā)化學機械研磨相關技術，研發(fā)金屬和介電質研磨和研磨后清潔技術，研究研磨終點檢測技術的平面模擬、研磨后腐蝕和氧化防治。

本區(qū)機器運行時，需要將機器抽入真空，也稱為真空區(qū)。真空區(qū)的機器主要用于沈積和離子植入，即wafer覆蓋一層薄薄的薄膜，所以叫做「薄膜區(qū)」。真空區(qū)有一站稱為晶圓允收區(qū)，可以接受芯片測試。對于我們制造的芯片，工程師應根據其經驗和電子知識進行全過程測試，并根據電氣測量值的變化判斷相關過程是否有異常。這種 測試不同于測試區(qū)（wafer probe）前者為細節(jié)電子特性測試 和物理特性測試，后者為產品電氣功能測試。